第十章集成组合逻辑电路(课件)

第十章集成组合逻辑电路(课件)

一、重点与难点
1、重点：1）半加器、全加器的电路结构及其逻
辑功能.
2）四位算术/逻辑运算单元74LS381的逻
辑功 能、引脚 图及逻辑符号图.
3）8421BCD编码器、优先编码器的逻
辑功能及引脚图.
4）译码器、数据选择器、数据分配器
的逻辑功能.
2、难点：1）十进制数七段数码显示译码器.
2）数据选择器的扩展.

10.1.1 半加器电路
半加器是只考虑两个加数本身相加，而不考虑来自低位进位的逻辑电路。设计一位二进制半加器，输入变量有两个，分别为加数A和被加数B；输出也有两个，分别为和数S和进位C。列真值表如表10.1所示。
由真值表写逻辑表达式：

10.1 算术运算电路（第1、2学时）
数字系统的基本任务之一是进行算术运算。加法器是数字系统中最基本的运算单元。因为在数字系统中加、减、乘、除都是通过加法来实现。本节先介绍半加器电路，然后介绍集成算术/逻辑单元电路74LS381 。
画出逻辑图如图10.1所示，它是由异或门和与门组成的，也可以用与非门实现。
10.1.2 全加器电路
全加器是完成两个二进制数Ai和Bi及相邻低位的进位Ci-1相加的逻辑电路。它与半加器的区别在于半加器只有加数和被子加数两数相加而全加器不光有加数和被子加数还有相邻低位的进位三数相加。
全加器的逻辑表达式