综合实验（时序电路）实验报告

综合实验（时序电路）实验报告

一、实验目的：
1、掌握数字钟的设计方法；
2、熟悉集成电路的使用方法。
二、实验要求：
1、设计一个有“时”“分”“秒”的时钟电路
2、 用中小规模集成电路组成电子钟；
3、画出框图和逻辑电路图，写出设计报告；
三、实验方式：
1．分秒功能的实现：用两片74290组成60进制递增计数器
2.时功能的实现：用两片74290组成24进制递增计数器
四、方案的设计：

1、秒、分、时分别为60、60和24进制计数器。用两片74LS290做一个二十四进制, 输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成二进制形式，十位接成四进制形式。其电路图如下,
2.将两个六十进制的加法计数器和一个二十四进制的加法计数器进行级联：将秒的十位进位脉冲接到分的个位输入脉冲，将分的十位进位脉冲接到时的个位输入脉冲，这样就可以组成最基本的电路。